add cortex-v7a support
How To Run:
see TencentOS-tiny\board\ALPHA_I.MX_emmc_256ddr\README.md
TODO Next:
1. VFP support
2. fault diagnosis support
3. qemu vexpress ca9 support
4. raspberry pi support
5. SMP support
This commit is contained in:
daishengdong
126
board/ALPHA_I.MX_emmc_256ddr/bsp/clk/bsp_clk.c
Normal file
126
board/ALPHA_I.MX_emmc_256ddr/bsp/clk/bsp_clk.c
Normal file
@@ -0,0 +1,126 @@
|
||||
#include "bsp_clk.h"
|
||||
|
||||
/***************************************************************
|
||||
Copyright © zuozhongkai Co., Ltd. 1998-2019. All rights reserved.
|
||||
文件名 : bsp_clk.c
|
||||
作者 : 左忠凯
|
||||
版本 : V1.0
|
||||
描述 : 系统时钟驱动。
|
||||
其他 : 无
|
||||
论坛 : www.openedv.com
|
||||
日志 : 初版V1.0 2019/1/3 左忠凯创建
|
||||
V2.0 2019/1/3 左忠凯修改
|
||||
添加了函数imx6u_clkinit()，完成I.MX6U的系统时钟初始化
|
||||
V2.1 2019/3/1 左忠凯修改
|
||||
添加UART时钟源配置代码
|
||||
***************************************************************/
|
||||
|
||||
/*
|
||||
* @description : 使能I.MX6U所有外设时钟
|
||||
* @param : 无
|
||||
* @return : 无
|
||||
*/
|
||||
void clk_enable(void)
|
||||
{
|
||||
CCM->CCGR0 = 0XFFFFFFFF;
|
||||
CCM->CCGR1 = 0XFFFFFFFF;
|
||||
CCM->CCGR2 = 0XFFFFFFFF;
|
||||
CCM->CCGR3 = 0XFFFFFFFF;
|
||||
CCM->CCGR4 = 0XFFFFFFFF;
|
||||
CCM->CCGR5 = 0XFFFFFFFF;
|
||||
CCM->CCGR6 = 0XFFFFFFFF;
|
||||
}
|
||||
|
||||
/*
|
||||
* @description : 初始化系统时钟，设置系统时钟为528Mhz，并且设置PLL2和PLL3各个
|
||||
PFD时钟,所有的时钟频率均按照I.MX6U官方手册推荐的值.
|
||||
* @param : 无
|
||||
* @return : 无
|
||||
*/
|
||||
void imx6u_clkinit(void)
|
||||
{
|
||||
unsigned int reg = 0;
|
||||
/* 1、设置ARM内核时钟为528MHz */
|
||||
/* 1.1、判断当前ARM内核是使用的那个时钟源启动的，正常情况下ARM内核是由pll1_sw_clk驱动的，而
|
||||
* pll1_sw_clk有两个来源：pll1_main_clk和tep_clk(参考手册648页)。
|
||||
* 如果我们要让ARM内核跑到528M的话那必须选择pll1_main_clk作为pll1的时钟源。
|
||||
* 如果我们要修改pll1_main_clk时钟的话就必须先将pll1_sw_clk从pll1_main_clk切换到step_clk,
|
||||
* 当修改完pll1_main_clk以后在将pll1_sw_clk切换回pll1_main_clk。而step_clk的时钟源可以选择
|
||||
* 板子上的24MHz晶振。
|
||||
*/
|
||||
|
||||
if((((CCM->CCSR) >> 2) & 0x1 ) == 0) /* 当前pll1_sw_clk使用的pll1_main_clk*/
|
||||
{
|
||||
CCM->CCSR &= ~(1 << 8); /* 配置step_clk时钟源为24MH OSC */
|
||||
CCM->CCSR |= (1 << 2); /* 配置pll1_sw_clk时钟源为step_clk */
|
||||
}
|
||||
|
||||
/* 1.2、设置pll1_main_clk为1056MHz,也就是528*2=1056MHZ,
|
||||
* 因为pll1_sw_clk进ARM内核的时候会被二分频！
|
||||
* 配置CCM_ANLOG->PLL_ARM寄存器
|
||||
* bit13: 1 使能时钟输出
|
||||
* bit[6:0]: 88, 由公式：Fout = Fin * div_select / 2.0，1056=24*div_select/2.0,
|
||||
* 得出：div_select= 88
|
||||
*/
|
||||
CCM_ANALOG->PLL_ARM = (1 << 13) | ((88 << 0) & 0X7F); /* 配置pll1_main_clk=1056MHz */
|
||||
CCM->CCSR &= ~(1 << 2); /* 将pll_sw_clk时钟重新切换回pll1_main_clk */
|
||||
CCM->CACRR = 1; /* ARM内核时钟为pll1_sw_clk/2=1056/2=528Mhz */
|
||||
|
||||
/* 2、设置PLL2(SYS PLL)各个PFD */
|
||||
reg = CCM_ANALOG->PFD_528;
|
||||
reg &= ~(0X3F3F3F3F); /* 清除原来的设置 */
|
||||
reg |= 32<<24; /* PLL2_PFD3=528*18/32=297Mhz */
|
||||
reg |= 24<<16; /* PLL2_PFD2=528*18/24=396Mhz(DDR使用的时钟，最大400Mhz) */
|
||||
reg |= 16<<8; /* PLL2_PFD1=528*18/16=594Mhz */
|
||||
reg |= 27<<0; /* PLL2_PFD0=528*18/27=352Mhz */
|
||||
CCM_ANALOG->PFD_528=reg; /* 设置PLL2_PFD0~3 */
|
||||
|
||||
/* 3、设置PLL3(USB1)各个PFD */
|
||||
reg = 0; /* 清零 */
|
||||
reg = CCM_ANALOG->PFD_480;
|
||||
reg &= ~(0X3F3F3F3F); /* 清除原来的设置 */
|
||||
reg |= 19<<24; /* PLL3_PFD3=480*18/19=454.74Mhz */
|
||||
reg |= 17<<16; /* PLL3_PFD2=480*18/17=508.24Mhz */
|
||||
reg |= 16<<8; /* PLL3_PFD1=480*18/16=540Mhz */
|
||||
reg |= 12<<0; /* PLL3_PFD0=480*18/12=720Mhz */
|
||||
CCM_ANALOG->PFD_480=reg; /* 设置PLL3_PFD0~3 */
|
||||
|
||||
/* 4、设置AHB时钟 最小6Mhz， 最大132Mhz (boot rom自动设置好了可以不用设置)*/
|
||||
CCM->CBCMR &= ~(3 << 18); /* 清除设置*/
|
||||
CCM->CBCMR |= (1 << 18); /* pre_periph_clk=PLL2_PFD2=396MHz */
|
||||
CCM->CBCDR &= ~(1 << 25); /* periph_clk=pre_periph_clk=396MHz */
|
||||
while(CCM->CDHIPR & (1 << 5));/* 等待握手完成 */
|
||||
|
||||
/* 修改AHB_PODF位的时候需要先禁止AHB_CLK_ROOT的输出，但是
|
||||
* 我没有找到关闭AHB_CLK_ROOT输出的的寄存器，所以就没法设置。
|
||||
* 下面设置AHB_PODF的代码仅供学习参考不能直接拿来使用！！
|
||||
* 内部boot rom将AHB_PODF设置为了3分频，即使我们不设置AHB_PODF，
|
||||
* AHB_ROOT_CLK也依旧等于396/3=132Mhz。
|
||||
*/
|
||||
#if 0
|
||||
/* 要先关闭AHB_ROOT_CLK输出，否则时钟设置会出错 */
|
||||
CCM->CBCDR &= ~(7 << 10); /* CBCDR的AHB_PODF清零 */
|
||||
CCM->CBCDR |= 2 << 10; /* AHB_PODF 3分频，AHB_CLK_ROOT=132MHz */
|
||||
while(CCM->CDHIPR & (1 << 1));/
|
||||
* 等待握手完成 */
|
||||
#endif
|
||||
|
||||
/* 5、设置IPG_CLK_ROOT最小3Mhz，最大66Mhz (boot rom自动设置好了可以不用设置)*/
|
||||
CCM->CBCDR &= ~(3 << 8); /* CBCDR的IPG_PODF清零 */
|
||||
CCM->CBCDR |= 1 << 8; /* IPG_PODF 2分频，IPG_CLK_ROOT=66MHz */
|
||||
|
||||
/* 6、设置PERCLK_CLK_ROOT时钟 */
|
||||
CCM->CSCMR1 &= ~(1 << 6); /* PERCLK_CLK_ROOT时钟源为IPG */
|
||||
CCM->CSCMR1 &= ~(7 << 0); /* PERCLK_PODF位清零，即1分频 */
|
||||
|
||||
/* 设置UART时钟源频率为80M */
|
||||
CCM->CSCDR1 &= ~(1 << 6); /* UART时钟源为pll3_80m */
|
||||
CCM->CSCDR1 &= ~0X3F; /* UART时钟1分频 */
|
||||
|
||||
#if 0
|
||||
/* 设置ECSPI时钟源为60Mhz */
|
||||
CCM->CSCDR2 &= ~(1 << 18); /* ECSPI时钟源为pll3_60m*/
|
||||
CCM->CSCDR2 &= ~(0X3F << 19); /* ECSPI 1分频 */
|
||||
#endif
|
||||
}
|
||||
|
||||
21
board/ALPHA_I.MX_emmc_256ddr/bsp/clk/bsp_clk.h
Normal file
21
board/ALPHA_I.MX_emmc_256ddr/bsp/clk/bsp_clk.h
Normal file
@@ -0,0 +1,21 @@
|
||||
#ifndef __BSP_CLK_H
|
||||
#define __BSP_CLK_H
|
||||
/***************************************************************
|
||||
Copyright © zuozhongkai Co., Ltd. 1998-2019. All rights reserved.
|
||||
文件名 : bsp_clk.h
|
||||
作者 : 左忠凯
|
||||
版本 : V1.0
|
||||
描述 : 系统时钟驱动头文件。
|
||||
其他 : 无
|
||||
论坛 : www.openedv.com
|
||||
日志 : 初版V1.0 2019/1/4 左忠凯创建
|
||||
***************************************************************/
|
||||
|
||||
#include "bsp.h"
|
||||
|
||||
/* 函数声明 */
|
||||
void clk_enable(void);
|
||||
void imx6u_clkinit(void);
|
||||
|
||||
|
||||
#endif
|
||||
Reference in New Issue
Block a user